12.程序P在机器M上的执行时间是20秒,编译优化后,P执行的指令数减少到原来的70%,而CPI增加到原来的1.2倍,则P在 M上的执行时间是_____。
A.8.4秒
B.11.7秒
C.14秒
D.16.8秒
13.若x=103,y=-25,则下列表达式采用8位定点补码运算实现时,会发生溢出的是___。
A.x+y
B.-x+y
C.x-y
D. -x-y
14.float 型数据常用IEEE754单精度浮点格式表示。假设两个 float 型变量x和y分别存放在32位寄存器f和f中,若(f)=CC90000H,(f)=B0C00000H,则x和y之间的关系为__。
A.xB.xC.x>y且符号相同
D.x>y且符号不同
15.某容量为256MB 的存储器由若干 4M×8位的DRAM 芯片构成,该DRAM芯片的地址引脚和数据引脚总数是
A.19
B.22
C.30
D.36
16.采用指令 Cache 与数据Cache 分离的主要目的是
A.降低 Cache 的缺失损失
B.提高Cache 的命中率
C.降低 CPU平均访存时间
D.减少指令流水线资源冲突
17.某计算机有16个通用寄存器,采用32位定长指令字,操作码字段(含寻址方式位为8位,Store 指令的源操作数和目的操作数分别采用寄存器直接寻址和基址寻址方式。若基址寄存器可使用任一通用寄存器,且偏移量用补码表示,则 Store 指令中偏移量的取值范围是_
A.-32768~+32767
B.-32767~+32768
C.-65536~+65535
D.-65535~+65536
18.某计算机采用微程序控制器,共有 32条指令,公共的取指令微程序包含2条微指令,各指令对应的微程序平均由 4条微指令组成,采用断定法(下地址字段法)确定下条微指令地址,则微指令中下地址字段的位数至少是___。
A.5
B.6
C.8
D.9
19.某同步总线采用数据线和地址线复用方式,其中地址/数据线有 32根,总线时钟频率为 66MHz,每个时钟周期传送两次数据(上升沿和下降沿各传送一次数据),该总线的最大数据传输率(总线带宽)___
A. 132MB/ s
B. 264MB/ s
C. 528MB/ s
D.1056MB/ s
20.一次总线事务中,主设备只需给出一个首地址,从设备就能从首地址开始的若干连续单元读出或写入多个数据。这种总线事务方式称为____。
A.并行传输
B.串行传输
C.突发传输
D.同步传输
21.下列有关I/O接口的叙述中,错误的是_____。
A.状态端口和控制端口可以合用同一个寄存器
B. I/O接口中 CPU可访问的寄存器称为I/O端口
C.采用独立编址方式时,I/O端口地址和主存地址可能相同
D.采用统一编址方式时,CPU不能用访存指令访问I/O端口